100 Gbps QSFP28 LR4 Transceiver con DDM 10 km gamma di lunghezza d'onda 1310nm-1550nm

• Questo prodotto è un modulo trasmettitore/ricevitore a 100 Gb/s progettato per applicazioni di comunicazione ottica conformi alla norma 100GBASE-LR4 dello standard IEEE P802.3ba.Il modulo converte 4 canali di ingresso di dati elettrici da 25 Gb/s in 4 canali di segnali ottici LAN WDM e poi li multiplexa in un singolo canale per la trasmissione ottica da 100 Gb/sAl contrario, sul lato del ricevitore, il modulo de-multiplice un input ottico di 100 Gb/s in 4 canali di segnali ottici LAN WDM e li converte in 4 canali di uscita di dati elettrici.
• Le lunghezze d'onda centrali dei 4 canali LAN WDM sono 1295.561300.05, 1304,58 e 1309,14 nm come membri della rete di lunghezza d'onda LAN WDM definita nella norma IEEE 802.3ba. The high performance cooled LAN WDM EA-DFB transmitters and high sensitivity PIN receivers provide superior performance for 100Gigabit Ethernet applications up to 10km links and compliant to optical interface with IEEE802.3ba Requisiti della clausola 88 100GBASE-LR4.
• Il prodotto è progettato con fattore di forma, connessione ottica/elettrica e interfaccia diagnostica digitale in conformità all'accordo multi-fonte (MSA) QSFP+.È stato progettato per rispondere alle condizioni di funzionamento esterne più dure, compresa la temperatura., l'umidità e le interferenze EMI.

- Sì.

Caratteristiche

• Fattore di forma QSFP28 MSA con connettore a caldo
• Conforme alla norma IEEE 802.3ba 100GBASE-LR4
• Fino a 10 km di portata per G.652 SMF
• Fornitore di alimentazione singolo +3,3V
• Temperatura della cassa di funzionamento: 0~70°C
• Trasmettitore: raffreddato 4x25Gb/s LAN WDM EML TOSA (1295.561300.05, 1304.58, 1309,14 nm)
• Ricevitore: 4x25Gb/s PIN ROSA
• Interfaccia seriale elettrica 4x28G (CEI-28G-VSR)
• Consumo di potenza massimo 4.0W
• Contenitore LC duplex

Applicazioni

• 100GBASE-LR4 Ethernet Links
• Interconnessioni QDR e DDR a banda infini
• Connessioni 100G Telecom da parte del cliente

- Sì.

Descrizione funzionale

1. Il modulo trasmettitore riceve 4 canali di dati elettrici da 25 Gb/s,che sono elaborati da un circuito integrato a 4 canali (CDR) che rimodella e riduce il jitter di ogni segnale elettricoIn seguito, each of 4 EML laser driver IC's converts one of the 4 channels of electrical signals to an optical signal that is transmitted from one of the 4 cooled EML lasers which are packaged in the Transmitter Optical Sub-Assembly (TOSA)Ogni laser lancia il segnale ottico in una lunghezza d'onda specifica specificata nei requisiti IEEE 802.3ba 100GBASE-LR4.Questi segnali ottici a 4 corsie saranno multiplexati otticamente in una singola fibra da un WDM MUX ottico 4 a 1La potenza di uscita ottica di ciascun canale è mantenuta costante da un circuito di controllo automatico della potenza (APC).L'uscita del trasmettitore può essere disattivata dal segnale hardware TX_DIS e/o dall'interfaccia seriale a due fili.

2. Il ricevitore riceve segnali ottici LAN WDM a 4 corsie. The optical signals are de-multiplexed by a 1-to-4 optical DEMUX and each of the resulting 4 channels of optical signals is fed into one of the 4 receivers that are packaged into the Receiver Optical Sub-Assembly (ROSA)Ogni ricevitore converte il segnale ottico in un segnale elettrico. I segnali elettrici rigenerati vengono ritimati e amplificati dalla parte RX del CDR a 4 canali.I segnali elettrici di uscita retimed a 4 corsie sono conformi ai requisiti dell'interfaccia IEEE CAUI-4Inoltre, ogni segnale ottico ricevuto viene monitorato dalla sezione DOM. Il valore monitorato viene riportato tramite l'interfaccia seriale a 2 fili.Se uno o più segnali ottici ricevuti sono inferiori al livello di soglia, si attiverà l'allarme hardware RX_LOS.

3. Per alimentare questo prodotto è necessaria una sola alimentazione da +3,3 V. Entrambi i pin di alimentazione VccTx e VccRx sono collegati internamente e devono essere applicati contemporaneamente.Secondo le specifiche MSA, il modulo offre 7 pin di controllo hardware a bassa velocità (compresa l'interfaccia seriale a 2 fili): ModSelL, SCL, SDA, ResetL, LPMode, ModPrsL e IntL.

4. Module Select (ModSelL) è un pin di input. Quando tenuto basso dall'host, questo prodotto risponde a comandi di comunicazione seriale a 2 fili.Il ModSelL consente l'utilizzo di questo prodotto su un singolo bus di interfaccia a 2 fili.

5. L'orologio seriale (SCL) e i dati seriali (SDA) sono necessari per l'interfaccia di comunicazione del bus seriale a 2 fili e consentono all'host di accedere alla mappa di memoria QSFP28.

6. Il pin ResetL consente un reset completo, riportando le impostazioni al loro stato predefinito, quando un livello basso sul pin ResetL viene mantenuto per più tempo della lunghezza minima dell'impulso.Durante l'esecuzione di un reset l'host deve ignorare tutti i bit di stato fino a quando non indica il completamento dell'interruzione del resetIl prodotto lo indica inviando un segnale IntL (Interrupt) con il bit Data_Not_Ready negato nella mappa di memoria.Si noti che al potere (compreso l'inserimento caldo) il modulo dovrebbe pubblicare questo completamento di interruzione di reset senza richiedere un reset.

7. Il pin Low Power Mode (LPMode) viene utilizzato per impostare il consumo energetico massimo del prodotto al fine di proteggere gli host che non sono in grado di raffreddare i moduli ad alta potenza.nel caso in cui tali moduli vengano inseriti accidentalmente.

   Modulo presente (ModPrsL) è un segnale locale della scheda host che, in assenza di un prodotto, viene normalmente esteso al host Vcc.completa il percorso di terra attraverso una resistenza sulla scheda host e afferma il segnale. ModPrsL indica quindi il suo presente impostando ModPrsL su uno stato Low.

8. Interrompere (IntL) è un pin di uscita. ?? Low?? indica un possibile guasto operativo o uno stato critico per il sistema host.L'host identifica la fonte dell'interruzione utilizzando l'interfaccia seriale a 2 fili. Il pin IntL è un'uscita di collettore aperto e deve essere tirato alla tensione Vcc Host sulla scheda Host.

Diagramma del blocco del ricevitore

                  Figura 1. Diagramma del blocco del ricevitore

Assegnazione e descrizione del pin